Схемотехника ЭВМ (для специалистов). Часть 1

Большинство логических элементов, используемых в комбинационных цепях, имеют тип выхода:

• с открытым эмиттером
• с открытым коллектором
• с третьим состоянием
• логический

Базовые ячейки внутренней области БМК называются

• матричными базовыми ячейками
• эквивалентными вентилями
• функциональными ячейками
• периферийными базовыми ячейками

На рисунке приведена схема:

• параллельного сумматора с параллельным переносом
• быстрого умножения
• блока ускоренного переноса
• множительно-суммирующего блока

На рисунке изображена схема

• синхронного RS-триггера
• JK-триггера
• асинхронного RS-триггера
• D-триггера

Большим преимуществом триггеров перед другими типами микросхем с памятью является

• большой объем их внутренней памяти
• максимально высокое быстродействие
• широкий круг решаемых с их помощью задач
• отсутствие необходимости их синхронизации

Появление запроса INTR на входе микропроцессора К1821 при разрешенных прерываниях должно сопровождаться появлением на шине AD байта, содержащего

• приоритет запроса
• вектор прерывания
• номер устройства, выставившего запрос
• тип прерывания

Число циклов перезаписи у ЗУ с электрическим стиранием информации

• 1..10
• 108…1010
• 104…106
• 10…100

На рисунке изображена схема

• счетчика Джонсона
• распределителя с автоматическим вхождением в рабочий цикл за один такт
• распределителя с автоматическим вхождением в рабочий цикл за несколько тактов
• последовательного переключения входных каналов

В контроллере прерываний можно программно установить или сбросить отдельные биты регистра масок с помощью слова

• УСО1
• УСИ4
• УСО2
• УСИ3

На рисунке изображена схема

• делителя частоты с коэффициентом деления, задаваемым входным кодом
• генератора псевдослучайной последовательности
• формирования короткого импульса по фронту входного сигнала
• формирователя временного интервала с длительностью, задаваемой внешним кодом

При синхронном обмене с внутренней синхронизацией программируемый связной адаптер программируется введением в него

• инструкции режима MI, одного или двух синхросимволов, командного слова CI
• инструкции режима MI, одного или двух синхросимволов
• инструкции режима MI, командного слова CI
• командного слова CI

В современных САПР наиболее распространено тестирование проектируемого устройства путем

• путем подключения специальных аналитических процедур
• работы с редакторами временных диаграмм
• потактового режима работы
• использования контрольных точек

В масочных ЗУ типа ROM(M) микросхемы программируются

• устранением или созданием специальных перемычек
• с помощью шаблона на завершающем этапе технологического процесса
• с помощью облучения кристалла ультрафиолетовыми лучами
• с помощью электрических сигналов

После выключения питания и его последующего включения триггеры переходят в состояние

• 1
• которое было до выключения питания
• 0
• случайное

Является заготовкой, которая преобразуется в требуемую схему выполнением необходимых соединений

• CPLD
• ПМЛ
• БМК
• ПЛМ

На рисунке изображена схема

• сдвигового регистра
• синхронного счетчика
• параллельного регистра
• синхронного счетчика с асинхронным переносом

В схеме ПЛМ с некоторым числом двунаправленных выводов можно изменять

• вид выходной функции
• соотношение числа входов-выходов
• размер памяти
• количество термов

Типовым элементом схем адресации является

• шифратор
• дешифратор
• счетчик
• регистр-защелка

В микросхемах FLEX логический блок (LAB) представляет собой

• логический модуль на основе мультиплексоров
• группу из восьми логических элементов
• ППЗУ
• матрицу логических элементов 4 х 4

Схемам типа Boot Block Flash Memory присуще

• блочное стирание данных и несимметричная блочная архитектура
• стирание всех данных одновременно и симметричная блочная архитектура
• стирание всех данных одновременно и несимметричная блочная архитектура
• блочное стирание данных и симметричная блочная архитектура

На рисунке приведена схема использования ПЗУ для построения

• микропрограммного автомата
• комбинационной схемы
• табличного вычислителя
• генератора последовательности сигналов

Выполняют управление обменом с внешними устройствами, формирование управляющих сигналов для исполнительных устройств, используются в качестве центральных процессоров радиоэлектронной аппаратуры

• транспьютеры
• микропроцессоры
• микроконтроллеры
• цифровые процессоры обработки сигналов

Из перечисленного для исключения возможных сбоев в работе цифрового устройства из-за явлений риска используют: 1) введение избыточных элементов 2) запрещение восприятия сигналов комбинационной схемы элементами памяти на время переходных процессов 3) фильтрацию напряжений питания 4) введение RC-цепей

• 2, 3
• 2, 4
• 1, 4
• 1, 2

Структура БМК, содержащая специализированные области (логической обработки, памяти, реализации отдельных операций и т.д.), называется

• сегментированной
• бесканальной
• блочной
• канальной

Достоинством двухфазной системы синхронизации является

• возможность применения простых одноступенчатых триггеров с управлением уровнем
• возможность применения триггеров имеющих динамическое управление или двухступенчатых
• высокое быстродействие систем
• простота реализации

Из перечисленных групп: 1) полиномиальные; 2) параллельные; 3) асинхронные; 4) сдвиговые — регистры делятся на

• 1, 3
• 2, 4
• 2, 3
• 1, 4

Логические выходы соединять параллельно:

• можно
• можно при условии, что в любой момент времени ноль может быть только на одном из них
• можно при условии, что в любой момент времени единица может быть только на одном из них
• нельзя

Сегмент в схеме семисегментного индикатора с общим анодом зажигается:

• сигналом логического нуля
• отрицательным импульсом
• сигналом логической единицы
• положительным импульсом

Программируемый буфер дает дополнительные возможности для минимизации в реализуемой системе числа

• входов
• термов
• входов и выходов
• выходов

Из перечисленного предназначены только для временного хранения данных при выборке команды из памяти и недоступны для программиста регистры микропроцессора К1821ВМ85А 1) H 2) W 3) Z 4) SP

• 3, 4
• 1, 2
• 1, 3
• 2, 3

Код Грея относится к кодам, в которых

• каждая комбинация содержит одну единицу
• каждая комбинация содержит один ноль
• при переходе от любой комбинации к следующей изменяется только один разряд
• каждая комбинация получается из предыдущей путем сдвига на один разряд

В схеме ПЛМ с программируемым выходным буфером выработанные матрицами функции проходят через выходной буфер, разрядные схемы которого выполнены как

• конъюнкторы
• дизъюнкторы
• инверторы
• сумматоры по модулю 2

Традиционным для динамических ЗУ является режим регенерации путем осуществления циклов

• чтения по всем строкам матрицы ЗЭ
• чтения и записи по всем строкам матрицы ЗЭ
• чтения по всем столбцам матрицы ЗЭ
• чтения и записи по всем столбцам матрицы ЗЭ

Время доступа к конкретной единице хранимой информации в последовательных ЗУ

• равно произведению количества разрядов и времени доступа к одному разряду
• равно времени доступа к одному разряду
• представляет собою случайную величину
• равно половине произведения количества разрядов и времени доступа к одному разряду

Возможность использования неабсолютной адресации связана с

• наличием в адресном пространстве «лишнего» пространства
• использованием индексного способа адресации
• использованием относительного способа адресации
• использованием страничной организацией памяти

На рисунке приведена схема использования ПЗУ для построения

• табличного вычислителя
• микропрограммного автомата
• генератора последовательности сигналов
• комбинационной схемы

Из перечисленного шинные формирователи выполняют функции 1) усиливают сигналы по мощности при работе на шину 2) осуществляют временную буферизацию данных 3) служат для подключения к магистрали внешнего устройства 4) отключают источник информации от шины, когда он не участвует в обмене

• 1, 4
• 2, 4
• 1, 3
• 1, 2

Из перечисленного к однократно программируемым СБИС ПЛ относятся 1) с перемычками типа antifuse 2) с триггерной памятью конфигурации 3) с УФ-стиранием 4) EPROM-OTP

• 3, 4
• 1, 2
• 1, 4
• 1, 3

Из перечисленного для реализации задержек на практике используют: 1) цепочки логических элементов 2) RC-цепочки 3) LC-цепочки 4) оптопары

• 2, 3
• 1, 4
• 1, 2
• 2, 4

Распределителем тактов является

• сдвигающий регистр, замкнутый в кольцо, если записанное в регистр слово содержит всего одну единицу
• сдвигающий регистр, замкнутый в кольцо
• сдвигающий регистр с линейными обратными связями
• кольцевой регистр с перекрестной обратной связью

Сверхбольшая интегральная схема (СБИС) содержит элементов на кристалле

• от 10 тыс. до 1 млн.
• свыше 10 млн.
• от 1 млн. до 10 млн.
• от 100 до 10 тыс.

На рисунке изображена схема

• преобразователя кода
• формирователя пачек импульсов
• вычислителя контрольной суммы
• логического анализатора

На рисунке изображена схема

• распределителя тактов
• последовательного переключения выходных каналов
• формирователя временного интервала с длительностью, задаваемой внешним кодом
• управляемого делителя частоты

Кодовое расстояние между двумя кодовыми комбинациями — это:

• число разрядов, в которых эти комбинации равны
• логическая разность этих комбинаций
• число разрядов, в которых эти комбинации отличаются друг от друга
• арифметическая разность этих комбинаций

Поскольку передача сигналов низкого уровня по внешним связям неприемлема из-за малой помехоустойчивости таких сигналов, в СБИС используется(ются)

• два напряжения питания
• увеличение тактовой частоты системы
• повышенное напряжение питания
• двухфазная синхронизация

Многослойность позволяет изготовлять БМК

• повышенного быстродействия
• более высокого уровня интеграции
• более надежные
• с меньшей потребляемой мощностью

На рисунке изображена схема

• делителя частоты с коэффициентом деления, задаваемым входным кодом
• распределителя тактов
• последовательного переключения выходных каналов
• последовательного переключения входных каналов

Из перечисленного информационный буфер позволяет 1) повысить независимость устройств, участвующих в обмене 2) хранить копии информации, используемой в текущих операциях обмена 3) согласовать скорости передачи и приема данных 4) работать в режиме непосредственного обмена с процессором

• 2, 4
• 3, 4
• 1, 2
• 1, 3

Недостатком триггеров и регистров по сравнению с другими типами микросхем с памятью является

• необходимость их синхронизации
• узкое применение
• невысокое быстродействие
• очень маленький объем их внутренней памяти

Диапазон адресов, к которым может обращаться процессор (т. е. емкость АП) связан с разрядностью шины адреса m соотношением

• 2m
• log2m
• 2m
• m2